## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-069408

(43) Date of publication of application: 16.03.2001

(51)Int.Cl.

HO4N 5/335 H01L 27/146 HO4N 5/20 HO4N 5/235

(21)Application number: 11-242665

(71)Applicant : SONY CORP

(22)Date of filing:


30.08.1999

(72)Inventor: SUZUKI RYOJI

## (54) SOLID-STATE IMAGE PICKUP DEVICE, ITS DRIVE METHOD AND CAMERA SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a solid-state image pickup device that can eliminate a longitudinal stripe system noise as principles and prevent increase in power consumption and deterioration in the S/N and to provide its drive method and a camera system. SOLUTION: In a CMOS image pickup device of a configuration that a signal is outputted in response to a stored charge amount of each pixel to horizontal signal lines 22n, 22n+1 wired in the unit of rows, e.g. two vertical selection transistors(TRs) 27n, 28n, two vertical signal lines 25, 26 and two vertical scanning circuits 30, 31 are placed with respect to each horizontal signal line to separately derive signals different in storage time resulting from dividing one field optionally at an integer multiple of 1H, that is, a long time storage signal and a short time storage signal.



### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-69408 (P2001-69408A)

(43)公開日 平成13年3月16日(2001.3.16)


(51) Int.Cl. <sup>7</sup>	識別記号	FΙ	テーマコード( <del>参考</del> )	
H 0 4 N 5/33	35	H 0 4 N 5/335	P 4M118	
			E 5 C 0 2 1	
HO1L 27/14	16	5/20	5 C 0 2 2	
H 0 4 N 5/20	)	5/235	5 C 0 2 4	
5/235	35	H01L 27/14	Α	
		審查請求 未請求 請求	質の数5 OL (全 10 頁)	
(21)出願番号	特願平11-242665	(71)出額人 000002185	000002185	
		ソニー株式会社	t ·	
(22) 出願日	平成11年8月30日(1999.8.30)	東京都品川区北品川6丁目7番35号		
		(72)発明者 鈴木 亮司		
			比品川6丁目7番35号 ソニ	
		一株式会社内		
		(74)代理人 100086298		
		弁理士 船橋	國則	
			最終頁に続く	

### (54) 【発明の名称】 固体撮像素子およびその駆動方法ならびにカメラシステム

### (57)【要約】

【課題】 長時間蓄積信号を1ライン分出力した後、短時間蓄積信号を1ライン分出力すると、水平映像期間中に垂直読み出し走査バルスが立ち上がったりし、これが画面の中央付近に縦筋状のシステムノイズとして現れる。

【解決手段】 各画素の蓄積電荷量に応じた信号を、行単位で配線された水平信号線22n,22n+1に出力する構成のCMOS撮像素子において、各水平信号線ごとに例えば2つの垂直選択トランジスタ27n,28nと、各水平信号線に対して2本の垂直信号線25,26 および2つの垂直走査回路30,31を配することで、1フィールドを1Hの整数倍で任意に分割された蓄積時間の異なる信号、即ち長時間蓄積信号と短時間蓄積信号とを別々に導出する。



#### 【特許請求の範囲】

【請求項1】 単位画素が行列状に配置されてなる画素 部と、

前記画素部に行単位で配線された複数行分の水平信号線 と、

前記複数行分の水平信号線に対して共通に配線された複 数の垂直信号線と、

前記画素部の各画素を異なる複数行について行単位で選 択するとともに、選択する複数行の各画素における信号 電荷の蓄積時間を複数行の間で異ならせ、前記複数行分 10 の水平信号線に各画素から出力された信号を順次前記複 数の垂直信号線に出力する複数系統の垂直駆動手段と、 前記複数系統の垂直駆動手段によって選択された複数行 の各画素を順次選択する水平駆動手段とを備えたことを 特徴とする固体撮像素子。

【請求項2】 前記複数系統の垂直駆動手段は、前記複 数行分の水平信号線の各々と前記複数の垂直信号線との 間に接続された複数系統の垂直選択スイッチと、前記複 数系統の垂直選択スイッチに対応して設けられ、垂直走 査によって異なる行の垂直選択スイッチを順次駆動する 20 複数の垂直走査回路とを有することを特徴とする請求項 1記載の固体撮像素子。

【請求項3】 単位画素が行列状に配置されてなる画素 部と、前記画素部に行単位で配線された複数行分の水平 信号線と、前記複数行分の水平信号線に対して共通に配 線された複数の垂直信号線とを具備する固体撮像素子に

前記画素部の各画素を異なる複数行について行単位で選 択するとともに、選択する複数行の各画素における信号 複数行の各画素を順次選択して各画素の信号を前記複数 行分の水平信号線のうちの対応する水平信号線に出力

各画素から水平信号線に出力された信号を前記複数の垂 直信号線を通して導出することを特徴とする固体撮像素 子の駆動方法。

【請求項4】 単位画素が行列状に配置されてなる画素 部と、前記画素部に行単位で配線された複数行分の水平 信号線と、前記複数行分の水平信号線に対して共通に配 なる複数行について行単位で選択するとともに、選択す る複数行の各画素における信号電荷の蓄積時間を複数行 の間で異ならせ、前記複数行分の水平信号線に各画素か ら出力された信号を順次前記複数の垂直信号線に出力す る複数系統の垂直駆動手段と、前記複数系統の垂直駆動 手段によって選択された複数行の各画素を順次選択する 水平駆動手段とを備えた固体撮像素子を撮像デバイスと して用いたことを特徴とするカメラシステム。

【請求項5】 前記固体撮像素子から出力される異なる

よって同時化された前記複数行の信号を演算す演算手段 とを有する信号処理回路を備えたことを特徴とする請求 項4記載のカメラシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体撮像素子およ びその駆動方法ならびにカメラシステムに関し、特にX Yアドレス型の固体撮像素子およびその駆動方法なら びに当該固体撮像素子を撮像デバイスとして用いたカメ ラシステムに関する。

[0002]

【従来の技術】CMOS撮像素子などのX - Yアドレス 型固体撮像素子では、光電変換によって単位画素に蓄積 される電荷量に対してほぼ線形な出力信号が得られ、単 位画素に蓄積できる電荷量によって撮像素子のダイナミ ックレンジが決定される。図13に、撮像素子の入射光 量と出力信号量の関係を示す。との入出力特性図から明 らかなように、撮像素子のダイナミックレンジは、画素 の飽和信号量とノイズレベルで決まることになる。

【0003】とのように、単位画素に蓄積可能な電荷量 にはその画素のサイズに応じて限界があることから、こ の種のX - Yアドレス型固体撮像素子を撮像デバイスと して用いたカメラシステムにおいて、例えば、低輝度の 被写体にカメラレンズの絞りを合わせると高輝度の被写 体の信号が飽和してしまい、逆に高輝度の被写体にカメ ラレンズの絞りを合わせると低輝度の被写体の信号がノ イズに埋もれてしまうため、画像認識等に要求される広 ダイナミックレンジを得ることができないことになる。 【0004】 このため、1フィールドまたは1フレーム 電荷の蓄積時間を複数行の間で異ならせ、この選択した 30 の中で長時間蓄積信号と短時間蓄積信号とを出力し、こ れらの信号に基づいて非常に広い範囲の入射光量に対し てコントラストのある撮像信号を得るようにすることに より、広ダイナミックレンジ撮像を可能としたX-Yア ドレス型固体撮像素子が提案されている。ことに、長時 間蓄積信号とは長時間蓄積による信号電荷に基づく信号 のことを言い、短時間蓄積信号とは短時間蓄積による信 号電荷に基づく信号のことを言う。

[0005]

【発明が解決しようとする課題】しかしながら、従来の 線された複数の垂直信号線と、前記画素部の各画素を異 40 X・Yアドレス型固体撮像素子では、長時間蓄積信号を 1ライン分出力した後、短時間蓄積信号を1ライン分出 力するようにしていたので、水平映像期間中に垂直読み 出し走査パルスが立ち上がったり、1水平走査期間中に 水平走査回路が2回走査することになることから、これ らがカメラ信号処理回路に回り込んで、画面の中央付近 に縦筋状のシステムノイズとして現れるという問題があ った。

【0006】また、同じ水平走査期間中に長時間蓄積信 号と短時間蓄積信号とを共通の信号線を通して単一の出 複数行の信号を同時化する遅延手段と、前記遅延手段に 50 力端子から導出するようにしていることから、広ダイナ ミックレンジ撮像動作を行わない撮像素子に対して、出力信号周波数がほぼ2倍となるため、消費電力が増大したり、SN比が劣化するなどの問題もあった。

【0007】本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、縦筋状のシステムノイズを原理的に解消することができるとともに、消費電力の増大やSN比の劣化を防止し得る固体撮像素子およびその駆動方法ならびにカメラシステムを提供することにある。

#### [0008]

【課題を解決するための手段】本発明による固体撮像素子では、単位画素が行列状に配置されてなる画素部に対して行単位で複数行分の水平信号線が配線され、またこれら水平信号線に対して複数の垂直信号線が共通に配線されている。そして、画素部の各画素を異なる複数行について行単位で選択するとともに、複数行分の水平信号線に各画素から出力された信号を順次複数の垂直信号線に出力する複数系統の垂直駆動手段と、これら垂直駆動手段によって選択された複数行の各画素を順次選択する水平駆動手段とが設けられている。また、本発明によるカメラシステムは、上記構成の固体撮像素子を撮像デバイスとして用いている。

【0009】上記の構成の固体撮像素子において、垂直信号線を例えば2本配線し、これに対応して垂直駆動手段を2系統設けた構成の場合を考えると、異なる2行分の信号が2本の垂直信号線を通して同時に導出される。このとき、異なる2行の各画素における信号電荷の蓄積時間を当該2行の間で異ならせることで、長時間蓄積信号と短時間蓄積信号が2系統の信号として同時に導出される。そして、この固体撮像素子を撮像デバイスとして 30用いたカメラシステムでは、長時間蓄積信号および短時間蓄積信号を同一行の信号とするために同時化処理を行い、しかる後演算処理することで広ダイナミックレンジ撮像を実現する。

#### [0010]

【発明の実施の形態】以下、本発明の実施の形態について、X・Yアドレス型の固体撮像素子である例えばCMOS撮像素子に適用した場合を例に採って図面を参照しつつ詳細に説明する。図1は、本発明の一実施形態に係るCMOS撮像素子を示す概略構成図である。

【0011】図1において、破線で囲まれた領域が単位 画素11を表している。との単位画素11は、光電変換素子であるフォトダイオード(PD)12に対して、読み出しトランジスタ13、読み出し選択トランジスタ14、増幅トランジスタ15、リセットトランジスタ16 および出力選択トランジスタ17の5つのNchMOSトランジスタを有する構成となっている。そして、この単位画素11が行列状に配置されて画素部21を構成している。

【0012】なお、ここでは、図面の簡略化のために、

画素部21が2列(m-1列目,m列目)2行(n行目,n+1行目)の画素構成の場合を例にとって示している。この画素部21には、水平信号線22n+1, 22nおよび読み出し線23n+1, 23nが行単位で配線されている。さらに、水平選択線24m-1, 24mが列単位で配線されている。

【0013】m列n+1行目の単位画素11において、フォトダイオード12は、光電変換と電荷蓄積の各機能を兼ね備えている。すなわち、入射光をその光量に応じ10 た電荷量の信号電荷に光電変換し、かつその信号電荷を蓄積する機能を持っている。このフォトダイオード12は、埋め込みダイオードのセンサ構造、例えばnpダイオードの基板表面側にp・層からなる正孔蓄積層を付加したHAD (Hole Accumulated Diode)センサ構造となっている。

【0014】フォトダイオード12のカソードには読み出しトランジスタ13のソースが接続されている。読み出しトランジスタ13は、ドレインが蓄積部である浮遊拡散領域FDに接続され、ゲートが読み出し選択トランジスタ14は、ドレイン/ソースが読み出し選択トランジスタ14は、ドレイン/ソースが読み出し線23n+1に接続され、ゲートが水平選択線24mに接続されている。増幅トランジスタ15は、ゲートが浮遊拡散領域FDに接続され、ドレインが電源VDDに接続されている。

【0015】リセットトランジスタ16は、ソースが浮遊拡散領域FDに、ドレインが電源VDDにそれぞれ接続され、ゲートが隣接するm-1列目の水平信号線24m-1に接続されている。このリセットトランジスタ16は、浮遊拡散領域FDを電源VDDにリセットするためにデブレッション型である。出力選択トランジスタ17は、ドレインが増幅トランジスタ15のソースに、ソースが水平信号線22n+1にそれぞれ接続され、ゲートが水平選択線24mに接続されている。

【0016】また、複数行分、本例では2行分の水平信号線22n,22n+1に対して、これらと直交する方向に第1,第2垂直信号線25,26が、画素部21外の領域において配線されている。そして、水平信号線22n,22n+1の各々と第1,第2垂直信号線25,4026との間には、垂直選択トランジスタ27n,27n+1および28n,28n+1がそれぞれ接続されている。これら垂直選択トランジスタ27n,27n+1,28n,28n+1も、NchMOSトランジスタからなっている。

【0017】画素部21の周辺部には、列選択のための水平走査回路29が水平駆動系として、行選択のための第1垂直走査回路30および蓄積時間を制御するための第2垂直走査回路31が垂直駆動系としてそれぞれ設けられている。これらの走査回路29、30、31は例え50 ばシフトレジスタによって構成され、タイミングジェネ

レータ(TG)32から与えられる駆動バルスに応答し てシフト動作(走査)を開始するようになっている。 【0018】水平走査回路29からは、水平走査(選 択) パルス $\phi$ Hm-1,  $\phi$ Hmが順次出力される。これ 5水平走査パルスφHm-1, φHmは、水平選択線2 4m-1, 24mを通して列単位で単位画素11の読み 出し選択トランジスタ14、リセットトランジスタ16 および出力選択トランジスタ17の各ゲートに与えられ る。第1垂直走査回路30からは第1垂直走査パルスφ Vln, φVln+1が順次出力され、第2垂直走査回 10 路31からは第2垂直走査バルス φ V 2 n , φ V 2 n +

【0019】第1垂直走査バルス $\phi$ V1n,  $\phi$ V1n+ 1は、行ごとにORゲート33n,33n+1の一方の 入力になるととともに、垂直選択線34n,34n+1 を通して垂直選択トランジスタ27n,27n+1のゲ ートに与えられる。第2垂直走査パルスφV1n, φV 2n+1は、行ごとにORゲート33n, 33n+1の 他方の入力になるとともに、垂直選択線36n,36n のゲートに与えられる。

1が順次出力される。

【0020】ORゲート33n, 33n+1の各出力 は、ANDゲート35n, 35n+1の各一方の入力と なる。ANDゲート35n、35n+1の各他方の入力 としては、タイミングジェネレータ32から出力される 読み出しパルスφPRDが与えられる。ANDゲート3 5n, 35n+1の各出力は、読み出し線23n, 23 n+1を通して各画素における読み出し選択トランジス タ14のドレインに与えられる。

【0021】第1、第2垂直信号線25、26の出力端 30 側には、信号電流を信号電圧に変換する I (電流) - V (電圧)変換回路37,38と、差分回路としての例え ば相関二重サンプリング回路(以下、CDS (Correlate d Double Sampling)回路と称す) 39, 40とが設けら れている。 I - V変換回路37, 38は、垂直信号線2 5,26を通して信号電流として供給される画素信号を 信号電圧に変換してCDS回路39,40に供給する。 【0022】CDS回路39,40は、タイミングジェ ネレータ32から与えられるサンプリングパルスに基づ いて、画素リセット直後のノイズレベルと信号レベルと 40 の差分をとる処理を行う。また、CDS回路39,40 の後段には、必要に応じてAGC (Auto Gain Control) 回路やADC (Analog Didital Converter)回路等を設け ることも可能である。

【0023】次に、上記構成の一実施形態に係るCMO S撮像素子における広ダイナミックレンジ動作につい て、図2および図3のタイミングチャートを用いて説明 する。なお、図2は垂直走査のタイミングチャート、図 3は水平走査のタイミングチャートである。

走査により、時刻t1で第1垂直走査回路30から第1 垂直走査パルスφV1nが、第2垂直走査回路31から 第2 垂直走査パルス φ V 2 n + i がそれぞれ出力され る。第1垂直走査パルスΦV1nは垂直選択線34nを 通してn行目の垂直選択トランジスタ27nのゲートに 印加され、第2垂直走査パルス φ V 2 n + i は垂直選択 線36n+iを通してn+i行目の垂直選択トランジス タ28n+iのゲートに印加される。その結果、n行 目、n+i行目がそれぞれ選択される。

【0025】との状態において、水平走査回路29によ って水平走査が行われる。この水平走査において、ここ では、例えばm列目に着目して動作説明を行う。先ず、 水平走査回路29から水平走査バルスφHm-1が出力 され、m-1列目の水平選択線24m-1に印加される と、m列目の画素のリセットトランジスタ16がオン状 態となる。これにより、浮遊拡散領域FDがリセットト ランジスタ16を通して電源VDDにリセットされる。 【0026】続いて、水平走査回路29から水平走査パ ルスφHmが出力され、m列目の水平選択線24mに印 +1を通して垂直選択トランジスタ28n,28n+1 20 加されると、m列目の画素の出力選択トランジスタ17 がオン状態となる。これにより、垂直選択されたn行 目、水平選択されたm列目の画素(m, n)のリセット レベルに応じた電流が、水平信号線22nおよび垂直選 択トランジスタ27nを通して第1垂直信号線25に出 力され、同時に、垂直選択されたn+i行目、水平選択 されたm列目の画素(m,n+i)のリセットレベルに 応じた電流が、水平信号線22n+i および垂直選択ト ランジスタ28n+iを通して第2垂直信号線26に出 力される。

> 【0027】また、水平走査パルスφHmの発生期間に おいて、読み出しバルスφPRDが出力されると、この 読み出しパルスφPRDはANDゲート35nで第1垂 直走査パルスφVlnと、ANDゲート35n+iで第 2垂直走査パルス φ V 2 n + i とそれぞれ論理積がとら れる。その結果、n行目, n+i行目の読み出し線23 n, 23n+iにそれぞれパルスが立つ。このとき、画 素 (m, n)、 (m, n+i) の各読み出し選択トラン ジスタ14は、水平走査バルスφ H m がゲートに印加さ れていることからオン状態にある。

> 【0028】したがって、読み出し線23n, 23n+ i に印加された読み出しパルスφPRDは、画素(m, n)、(m, n+i)において、読み出し選択トランジ スタ14のドレイン・ソースを介して読み出しトランジ スタ13のゲートに印加される。これにより、読み出し トランジスタ13がオン状態となり、フォトダイオード 12で光電変換によって発生し、蓄積された信号電荷が 読み出しトランジスタ13を通して浮遊拡散領域FDに 読み出される。

【0029】読み出しバルスのPRDが消滅すると、読 【0024】第1,第2垂直走査回路30,31の垂直 50 み出しトランジスタ13がオフ状態となる。そして、浮 遊拡散領域FDに読み出された信号電荷は、その電荷量 に応じて増幅トランジスタ15で増幅されて信号電流と なり、出力選択トランジスタ17を経て、図4の模式図 に示すように、水平信号線22n、22n+iおよび垂 直選択トランジスタ27n,28n+iを通して第1, 第2垂直信号線25,26にそれぞれ出力される。

【0030】との画素 (m, n)、 (m, n+i)の選 択時には、その水平走査バルスもHmによって次の列の 画素(m + 1, n)、(m + 1, n + i)のリセットが 行われる。そして、水平走査バルスφHmが消滅し、水 10 平走査パルスゆHm+1が水平走査回路29から出力さ れることにより、次の列の画素 (m+1, n)、 (m+ 1, n+i)がそれぞれ選択状態となる。

【0031】上述した一連の動作の繰り返しにより、n 行目の1ライン分の単位画素11のリセットレベルと信 号レベルが、またn+i行目の1ライン分の単位画素1 1のリセットレベルと信号レベルがそれぞれ、同一の経 路(水平信号線22nや垂直選択トランジスタ27n. 28n+iなど)を通して点順次に第1, 第2垂直信号 V変換回路37,38で電流から電圧に変換された後C DS回路39,40に送られ、相関二重サンプリングに よるノイズキャンセルが行われる。

【0032】次に、第2垂直走査回路31の垂直走査に より、時刻t2で当該走査回路31から第2垂直走査バ ルス Φ V 2 n が出力される。 との第2 垂直走査パルス Φ V2nは、垂直選択線36nを通してn行目の垂直選択 トランジスタ28nのゲートに印加される。その結果、 n行目が選択される。このn行目の各画素は、時刻t1 で第1垂直走査回路30の垂直走査によって選択され、 フォトダイオード12がリセットされている。

【0033】したがって、n行目の各画素において、t 2-tlの蓄積時間にフォトダイオード12で光電変換 されかつ蓄積された電荷量に応じた信号(即ち、長時間 蓄積信号)が、n行目の水平信号線22n→垂直選択ト ランジスタ28n→第2垂直信号線26を通して、出力 OUT2として導出される。またこの時点でもフォトダ イオード12から信号が読み出されるので、フォトダイ オード12がリセットされる。

【0034】再び、第1垂直走査回路30の垂直走査に 40 より、時刻t1から1垂直走査期間(1V)後の時刻t 3で当該走査回路30から第1垂直走査バルスφVln が出力される。この第1垂直走査パルス φ V 1 n は、垂 直選択線34mを通してm行目の垂直選択トランジスタ 27nのゲートに印加される。その結果、n行目が選択 される。このn行目の各画素は、時刻t2で第2垂直走 査回路31の垂直走査によって選択され、フォトダイオ ード12がリセットされている。

【0035】したがって、n行目の各画素において、t

されかつ蓄積された電荷量に応じた信号(即ち、短時間 蓄積信号)が、n行目の水平信号線22n→垂直選択ト ランジスタ27n→第1垂直信号線25を通して、出力 OUT1として導出される。

【0036】図5に、通常の読み出しではフォトダイオ ード12が飽和してしまう画素についての蓄積電荷量の 時間変化を示す。図5において、aは信号レベルを、b は飽和レベルを、cはホワイトクリップレベルをそれぞ れ示している。なお、飽和レベルbは画素毎にばらつき を持っている。

【0037】時刻t1で蓄積が開始された画素は時刻t 2では飽和レベルに達しており、飽和レベルbが出力O UT2として導出される。時刻 t 3では、画素から t 3 -t2の蓄積時間に応じた信号レベルaが出力OUT1 として導出される。ここで、t3-t2≪t2-t1の 条件を満足するようにタイミングを設定しておけば、t 2-t1で飽和した画素もt3-t2では飽和しない。 【0038】 このような一連の動作により、同一画素か らt3-t2の時間だけずれたタイミングで出力OUT 線25,26上に読み出される。これらはさらに、I - 20 2として長時間蓄積信号(飽和レベルb)が、出力OUT1として短時間蓄積信号(信号レベルa)がそれぞれ 導出される。

> 【0039】上述したように、各画素の蓄積電荷量に応 じた信号を、行単位で配線された水平信号線22n、2 2n+1に出力する構成のCMOS撮像素子において... 各水平信号線ごとに例えば2つの垂直選択トランジスタ 27n, 28nと、各水平信号線に対して2本の垂直信 号線25,26および2つの垂直走査回路30,31を 配したことにより、1フィールドを1H(Hは水平走査 30 期間)の整数倍で任意に分割された蓄積時間の異なる信 号、即ち長時間蓄積信号と短時間蓄積信号とを別々に導 出できる。

【0040】とれにより、CMOS撮像素子の駆動周波 数、即ち信号出力周波数を広ダイナミックレンジ撮像動 作を行わない撮像素子と同じにできるため、消費電力の 増大やSN比の劣化を防ぐことができる。しかも、水平 映像期間中に不連続なタイミングパルスが立ち上がった りすることがないため、これに起因する縦筋状のシステ ムノイズが発生することもない。

【0041】なお、本実施形態では、単位画素11の構 成において、増幅トランジスタ15のドレインを電源V DDに接続し、ソースを出力選択トランジスタ17を介 して水平信号線22n+1に接続する構成としたが、図 6に示すように、増幅トランジスタ15のドレインを水 平信号線22n+1に接続し、ソースを出力選択トラン ジスタ17を介してGNDに接続する構成も、1 - V変 換回路37,38の構成次第で可能となる。

【0042】ところで、長時間蓄積信号と短時間蓄積信 号とを導出し、これらに基づいて広範囲の入射光量に対 3-t2の蓄積時間にフォトダイオード12で光電変換 50 してコントラストのある撮像信号を得る、即ち広ダイナ

ミックレンジ撮像を実現するには、長時間蓄積信号と短 時間蓄積信号として同一行の信号を用いることになる。 これに対して、2本の垂直信号線25,26を通して同 時に導出される長時間蓄積信号と短時間蓄積信号とは違 う行の信号である。

【0043】同一行に関しては、先述した動作説明から 明らかなように、時刻t2で長時間蓄積信号が導出さ れ、時刻 t 3 で短時間蓄積信号が導出される。すなわ ち、同一行の長時間蓄積信号と短時間蓄積信号との間に は t 3 - t 2 の時間差がある。したがって、広ダイナミ 10 とになる。 ックレンジ撮像を実現するに当たっては、同一行の長時 間蓄積信号と短時間蓄積信号とを同時化する必要があ る。それを実現するための信号処理系を備えた本発明に 係るカメラシステムの構成の一例を図7に示す。

【0044】図7から明らかなように、本発明に係るカ メラシステムは、СМОS撮像素子41、レンズ42を 含む光学系および信号処理回路43を有する構成となっ ている。かかる構成のカメラシステムにおいて、CMO S撮像素子41として、先の実施形態又はその変形例に 係るCMOS撮像素子が用いられる。レンズ42は被写 20 体(図示せず)からの入射光(像光)をCMOS撮像素 子41の撮像面上に結像させる。CMOS撮像素子41 は、撮像面上に結像された像光に基づいて、先述した短 時間蓄積信号を出力OUT1として、長時間蓄積信号を 出力OUT2としてそれぞれ出力する。

【0045】信号処理回路43は、2つのホワイトクリ ップ回路431,432、単一の遅延回路433、2つ のアンプ434,435および単一の加算器436を有 する構成となっている。この信号処理回路43におい MOS撮像素子41の出力OUT1, OUT2、即ち短 時間蓄積信号aおよび長時間蓄積信号bをホワイトクリ ップレベル (図5参照) でクリップし、各画素の飽和レ ベルのばらつきを揃える処理を行う。

【0046】遅延回路433は、t3-t2なる遅延時 間を持ち、長時間蓄積信号Dを遅延することにより、短 時間蓄積信号aに対して長時間蓄積信号bを同時化す る。アンプ434,435は各々利得G1,G2を持 ち、短時間蓄積信号 a および長時間蓄積信号 b をそれぞ た短時間蓄積信号aと長時間蓄積信号bとを加算すると とで、a×G1+b×G2の信号、即ち広範囲の入射光 量に対してコントラストのある撮像信号を得る。

【0047】とのように、短時間蓄積信号 a と長時間蓄 積信号bとを別々に導出可能なCMOS撮像素子41を 撮像デバイスとして用いるとともに、CMOS撮像素子 41から出力される同一行の短時間蓄積信号 a と長時間 蓄積信号bとを同時化し、しかる後演算することによ り、縦筋状のシステムノイズを発生することなく、広ダ イナミックレンジ撮像を実現できる。

【0048】また、信号処理回路43において、アンプ 435の利得G2をG2=0に設定した場合には、短時 間蓄積信号aのみが撮像信号として出力されることにな るため、蓄積時間t3-t2の電子シャッター動作とな る。すなわち、先の実施形態又はその変形例に係るCM ○S撮像素子を撮像デバイスとして用いた本発明に係る カメラシステムにおいて、アンプ435の利得G2を切 り替え可能な構成を採ることにより、広ダイナミックレ ンジ撮像と電子シャッター動作を選択的に実現できると

【0049】なお、先の実施形態に係るCMOS撮像素 子では、垂直信号線、垂直選択トランジスタおよび垂直 走査回路をそれぞれ2系統設ける構成としたが、2系統 に限られるものではない。すなわち、3系統以上設ける 構成を採り、各画素から信号を読み出すタイミングt 1: t2: t3:……の比、遅延回路の遅延量(遅延時 間) および演算部の利得G1, G2, G3, ……を任意 に設定することにより、様々な入出力特性を得ることが できる。

【0050】ととで、垂直信号線、垂直選択トランジス タおよび垂直走査回路をそれぞれ3系統設ける構成の場 合を例に挙げると、画素の蓄積時間と蓄積電荷量との関 係は図8に示すようになる。この場合のカメラシステム における信号処理回路43′の構成の一例を図9に示 す。この信号処理回路43′は、3つのホワイトクリッ プ回路441,442,443、2つの遅延回路44 4,445および3つのアンブ446,447,448 および単一の加算器449を有する構成となっている。 【0051】かかる構成の信号処理回路43′におい て、2つのホワイトクリップ回路431,432は、C 30 て、3つのホワイトクリップ回路441,442,44 3は、CMOS撮像素子の3系統の出力OUT1, OU T2, OUT3、即ち蓄積時間t3-t2、t2-t 1、t1の各信号をホワイトクリップレベル(図8参 照)でクリップし、各画素の飽和レベルのばらつきを揃 える処理を行う。

【0052】遅延回路444はt3-t2なる遅延時間 を、遅延回路445はt2-t1なる遅延時間を持ち、 蓄積時間 t 2 - t 1、t 1の各信号をそれぞれ遅延する ととで、蓄積時間 t 3 − t 2の信号に対して蓄積時間 t れ増幅する。加算器436は、同時化されかつ増幅され 40 2-t1、t1の各信号を同時化する。アンブ446、 447, 448は利得G1, G2, G3を持ち、蓄積時 間は3-t2、t2-t1、t1の各信号を増幅する。 加算器449は、同時化されかつ増幅された蓄積時間 t 3-t2、t2-t1、t1の各信号を加算すること で、広範囲の入射光量に対してコントラストのある撮像 信号を得る。

> 【0053】ととで、一例として、各画素から信号を読 み出すタイミングの比を、t1:t2:t3=4:6: 7 (蓄積時間比4:2:1)、演算部 (アンプ446, 50 447, 448) の利得をG1=0, G2=2, G3=

- 1 に設定することにより、特定の光量部のみを取り出 すようにする(即ち、ブラッククリップ+ホワイトクリ ップ) ことができる。このときの入出力特性を図10に 示す。

【0054】また、先の実施形態に係るCMOS撮像素 子の構成の場合には、駆動タイミングを変えることによ って高速撮像にも対応できる。以下、高速撮像対応の場 合の具体例について説明する。

【0055】図1の構成において、図11のタイミング チャートに示すように、第1垂直走査回路30に奇数 行、第2垂直走査回路31に偶数行をそれぞれ受け持た せる。すなわち、垂直走査時に、第1垂直走査回路30 からは奇数行の垂直走査パルス (…,  $\phi$ V l n,  $\phi$ V l n+2, …)を出力し、第2垂直走査回路31からは偶 数行の垂直走査パルス(…,  $\phi$ V2n+1,  $\phi$ V2n+ 3,…)を出力するようにして1行飛ばしに垂直走査を 行うようにする。

【0056】これにより、図12の模式図に示すよう に、垂直選択トランジスタ (…, 27n, 27n+2, ···)、(···, 28n+1, 28n+3, ···) および垂直 20 信号線25,26を通して2行分の信号を同時に読み出 すことができる。その結果、同じ動作周波数で、1/2 の時間で全画素の情報を取り出せるため、高速撮像を実 現できるのである。

【0057】なお、ととでは、垂直信号線、垂直選択ト ランジスタおよび垂直走査回路をそれぞれ2系統設けた 構成のCMOS撮像素子における高速撮像の場合を例に とって説明したが、その系統数を3系統、4系統、…と 増やせば、1/3, 1/4, …の時間で全画素情報を取 り出せるため、より高速な撮像を実現できる。

【0058】また、高速撮像のみに対応可能なCMOS 撮像素子を構成するには、垂直走査回路に対してn個の 垂直スタートパルスを与えてn-1行飛ばしに垂直走査 させるようにすれば、垂直選択トランジスタおよび垂直 信号線についてはn系統分必要ではあるが、垂直走査回 路については1つのみで済むことになる。

【0059】なお、先の実施形態およびその変形例に係 る単位画素の構成は一例に過ぎず、これに限定されるも のではなく、本発明は、単位画素が少なくとも、フォト 読み出しトランジスタおよびそれを選択する読み出し選 択トランジスタを有する構成のX - Yアドレス型の固体 撮像素子全般に適用可能である。

[0060]

【発明の効果】以上説明したように、本発明によれば、 各画素の蓄積電荷量に応じた信号を、行単位で配線され た水平信号線に出力する構成の固体撮像素子およびとれ を撮像デバイスとして用いたカメラシステムにおいて、 各水平信号線どとに複数本の垂直信号線およびこれに対 応して複数系統の垂直駆動系を配したことにより、1フ ィールドを1Hの整数倍で任意に分割された蓄積時間の 異なる複数の信号を別々に導出できるため、縦筋状のシ ステムノイズを発生することなく、広ダイナミックレン

12

## 10 ジ撮像を実現できる。 【図面の簡単な説明】

【図1】本発明の一実施形態に係るCMOS撮像素子を 示す概略構成図である。

- 【図2】垂直走査のタイミングチャートである。
- 【図3】水平走査のタイミングチャートである。

【図4】広ダイナミックレンジ動作時の垂直走査の模式 図である。

【図5】広ダイナミックレンジ動作時の画素蓄積電荷量 の時間変化を示す図である。


- 【図6】単位画素の他の構成例を示す回路図である。
  - 【図7】本発明に係るカメラシステムの構成の―例を示 すブロック図である。
  - 【図8】垂直駆動系が3系統の場合の画素蓄積電荷量の 時間変化を示す図である。
  - 【図9】垂直駆動系が3系統の場合の信号処理回路の構 成例を示すブロック図ある。
  - 【図10】垂直駆動系が3系統の場合の入射光量と出力 信号量の関係の一例を示す入出力特性図である。
- 【図11】高速撮像時の垂直走査のタイミングチャート 30 である。


【図12】高速撮像時の垂直走査の模式図である。


【図13】撮像素子の入射光量と出力信号量の関係を示 す入出力特性図である。

#### 【符号の説明】


11…単位画素、12…フォトダイオード (PD)、1 3…読み出しトランジスタ、14…読み出し選択トラン ジスタ、15…増幅トランジスタ、21…画素部、22 n, 22n+1…水平信号線、23n, 23n+1…読 み出し線、24m-1,24m…水平選択線、25,2 ダイオード等の光電変換素子、その蓄積電荷を読み出す 40 6…第1,第2垂直信号線、27n,27n+1,28 n, 28n+1…垂直選択トランジスタ、29…水平走 查回路、30,31…第1,第2垂直走查回路、32… タイミングジェネレータ









[図3]







## フロントページの続き

F ターム(参考) 4M118 AA02 AA04 AA05 AB01 BA14 CA04 DB01 DD09 DD10 DD12 FA06 5C021 PA42 PA66 PA67 SA21 XA33 XC01 5C022 AB17 AB37 AC42 AC54 AC69

5C024 CA05 GA01 GA31 HA07